1、根據對電路邏輯功能的要求,列出真值表。
2、由真值表寫出邏輯表達式。
3、簡化和變換邏輯表達式,從而畫出邏輯圖。
組合邏輯電路的設計,通常以電路簡單,所用器件最少為目標。在前面所介紹的用代數法和卡諾圖法來化簡邏輯函數,就是為了獲得最簡的形式,以便能用最少的門電路來組成邏輯電路。由於在設計中普遍採用中、小規模集成電路產品,因此應根據具體情況,儘可能減少所用的器件數目和種類,可以使組裝好的電路結構緊湊,達到工作可靠而且經濟的目的。
本文鏈接:https://www.mgksw.com/zh-hk/jingyan/wqz30x.html